IBM et ses partenaires (AMD, Chartered Semiconductor, Freescale, Infineon et Samsung, qui forment l’Alliance Partners, ainsi que Sony et Toshiba), viennent de finaliser la technologie de gravure des semi-conducteurs en 32 nanomètres (nm). Celle-ci s’appuie sur le procédé de gravure à base de High-k/metal gate, un matériau diélectrique appliqué à la base du transistor (la porte) afin de limiter les fuites électriques tout en optimisant la réactivité des composants. Processeurs pour ordinateurs de bureau et portables comme pour téléphones portables et autres périphériques mobiles, bénéficieront de la gravure en 32 nm.

Mis en oeuvre dans les laboratoires de East Fishkill d’IBM (Etat de New York), le procédé dit High-k appliqué sur le 32 nm permettra de diviser par deux la taille des transistors (et donc du coeur des puces) tout en réduisant de 45 % la consommation énergétique et en offrant un accroissement des performances de 30 % par rapport à l’actuelle technologie basée sur le Silicon on Insulator (SOI, ou silicium sur isolant).

Toujours selon IBM, cette technique de gravure nécessite moins de temps de traitement lors des opérations de production et s’avère plus compatible avec les procédés actuels. IBM a d’ailleurs produit une cellule SRAM en CMOS de 0,15 µm² en 32 nm. De son côté, Intel, qui maintient l’écart en matière de finesse de gravure, avait présenté une cellule SRAM de 0,18 µm² lors du précédent IDF. IBM annonce la mise opérationnelle de la technologie 32 nm « High-k gate-first » pour la deuxième moitié de l’année 2009.

Le high-k appliqué à la gravure en 45 nm

AMD prévoit donc de distribuer ses premiers processeurs 32 nm début 2010. Après un passage par le 45 nm programmé pour le deuxième semestre 2008. Soit avec un an de retard face à son concurrent Intel qui vient d’aborder la gravure en 45 nm et prévoit le passage au 32 nm dès 2009.

Mais le procédé de gravure en 45 nm pourra bénéficier, de manière optionnelle, de la technologie High-k. Ce procédé marquera par ailleurs quelques avancées chez AMD. Notamment l’introduction de la 4e génération de « strained silicon » (qui, à fréquence égale, permet d’augmenter les performances des transistors), le « Low-k interconnect dielectrics » et la lithographie en immersion, un processus qui se révèlerait moins onéreux que celui employé par Intel. Ce qui permettrait au fondeur de maintenir la pression sur les tarifs face à la concurrence.