AMD présente sa 8e génération de processeurs

Mobilité

La prochaine génération de processeurs AMD exploitera une architecture 64 bits compatible avec les applications x86 actuelles et visera à la fois le marché des serveurs et stations de travail et celui des ordinateurs de bureau et portables. C’est ce qu’a révélé le fondeur à l’occasion du Microprocessor forum. La famille Hammer bénéficiera également des dernières technologies de gravure. Il faudra cependant patienter encore un an avant de pouvoir les apprécier.

AMD a profité du Microprocessor Forum pour dévoiler quelques détails de la famille Hammer, 8e génération des processeurs “maison” annoncée il y a plus d’un an, et l’architecture x86-64 bits qui les animera. Cette nouvelle génération dresse les bases des prochaines plates-formes processeurs orientées serveurs et stations de travail (traitement de bases de données, calculs lourds, imagerie de synthèse, etc.). “L’architecture Hammer a été conçue pour permettre à AMD de renforcer sa présence sur le marché des serveurs de haut niveau quadri et octoprocesseurs”, a déclaré Fred Weber, vice-président et directeur technique chez AMD, lors de la présentation. Les Hammer sont également programmés pour, à terme, atteindre les ordinateurs de bureau et mobiles, comme l’a confirmé Fred Weber.

Compatibilité conservée

Le grand changement tient dans la transition vers le 64 bits. Jusqu’alors programmée pour traiter des instructions codées sur 32 bits (4 octets), la nouvelle génération de processeurs double ses capacités de traitement en supportant les “ordres” de 64 bits (8 octets). Mais contrairement à Intel et son Itanium, AMD assure la compatibilité avec l’ancienne génération de 32 bits au travers de la technologie x86-64 de l’environnement Hammer. Un choix technique stratégique d’AMD qui permet aux utilisateurs d’assurer la transition en douceur vers le 64 bits en leur permettant de continuer à exploiter leurs applications 32 bits. Un choix contraire à celui d’Intel qui, avec l’architecture EPIC de l’Itanium, rompt complètement avec la compatibilité jusqu’alors continue de ses processeurs (y compris lors de la transition du 16 au 32 bits avec l’arrivée du 386). Cette technologie x86-64 reste, selon AMD, relativement similaire à la 16-32 bits de l’x86, notamment en supportant une grande majorité des opcodes (référence d’une fonction dans une bibliothèque). L’x86-64 permettrait d’optimiser de 5 à 20 % les temps de calcul par rapport à l’x86.

Côté processeur, l’architecture reste, elle aussi, proche de l’actuel K7 des Athlon et Duron avec trois unités de calcul arithmétique (ALU) et trois unités de calcul à virgule flottante (nombres réels et complexes très employés en vidéo et 3D). On remarque, cependant, un pipeline plus long qui devrait faciliter la montée en fréquence. Le nombre de pipelines passe de dix à douze pour les Hammer, offrant le support de six instructions en parallèle. Cette augmentation induit l’amélioration de la “prédiction de branchement” qui permet de “deviner” les prochaines opérations à traiter et, donc, de raccourcir les temps de traitement… quand ça fonctionne. En cas d’erreur, le processeur doit vider son pipeline et recommencer l’opération, ce qui grève ses performances.

1 Mo de mémoire cache L2

Autre optimisation en vue, l’intégration directe du Northbridge dans le coeur processeur. Cela devrait raccourcir le temps de latence dû au transfert des données (petit défaut reproché à l’Athlon) entre le processeur et la mémoire vive. Les Hammer supportent la mémoire DDR-SDRam PC1600, PC2100 et PC2700 en 64 et 128 bits et gèrent jusqu’à 128 Go de Ram. Les nouvelles puces devraient disposer de 1 Mo de mémoire cache de niveau 2 (contre 256 Ko pour l’Athlon). Cet important cache L2 s’impose pour ne pas surcharger la bande passante dans le cadre d’un environnement multiprocesseur. La mémoire cache L1 se maintient à 128 Ko (64 Ko de cache de données et 64 Ko de cache d’instructions). Enfin, le bus frontal du Hammer s’appuie sur l’HyperTransport, une technologie de communication point à point qui offre une bande passante de 8 Go/s (contre 3,2 Go/s au mieux actuellement) et permettra de relier jusqu’à huit processeurs (voir édition du 15 février 2001).

Le lancement des Hammer est programmé pour le second semestre de l’année prochaine avec deux modèles, le ClawHammer pour les configurations mono et biprocesseurs, et le SledgeHammer pour les multiprocesseurs. Ils seront gravés en 0,13 micron en Silicon On Insulator (SOI), une technique d’isolation qui offre une meilleure propagation du courant électrique et donc un meilleur rapport consommation/puissance. Entre-temps, AMD devrait avoir sorti les derniers modèles d’Athlon et Duron de la 7e génération, les Thoroughbred et Appaloosa, eux aussi gravés en 0,13 micron. Seule inconnue, la fréquence des Hammer. On imagine difficilement qu’elle démarre sous la barre du gigahertz mais AMD n’a pas souhaité l’évoquer. Avec son Hammer, AMD entrera directement en concurrence avec l’Itanium d’Intel mais aussi le Sparc de Sun ou encore le récent Power4 d’IBM. Un marché très concurrentiel où AMD devra faire ses preuves en tant que nouvel arrivant.


Lire la biographie de l´auteur  Masquer la biographie de l´auteur