Intel fait la chasse aux fuites électriques

Mobilité

Le fondeur enrichit son procédé de gravure en 65 nanomètres pour optimiser la consommation énergétique de ses puces.

La course aux mégahertz semble bel et bien révolue : place désormais à l’optimisation et à l’économie d’énergie. Intel vient ainsi d’annoncer le développement d’un nouveau procédé de gravure en 65 nanomètres (nm) qui, selon le constructeur, réduit jusqu’à 1 000 fois les risques de fuites électriques des processeurs actuels, gravés en 90 nm. Avec la réduction de la taille des transistors, la maîtrise des flux énergétiques se complexifie. Un problème qui concerne toute l’industrie électronique puisque les fuites électriques augmentent la production thermique et, donc, la consommation électrique induite par les besoins de refroidissement notamment.

En plus de sa technologie Strained silicon (qui optimise la distance entre les atomes de silicium pour minimiser les interférences), Intel introduit aujourd’hui trois améliorations portant sur les transistors eux-mêmes. Le fondeur annonce par ailleurs qu’il a réussi à réduire à 35 nm, contre 50 actuellement, la taille des transistors. Ce qui permet de doubler leur nombre à surface égale par rapport aux puces gravées en 90 nm.

Téléphones portables et périphériques mobiles

Intel a intégré ses nouvelles avancées technologiques à son procédé de gravure en 65 nm. Le fondeur sous-entend qu’une même ligne de production pourrait produire des puces selon les deux procédés de gravure, une première dans l’industrie du silicium. Les premiers produits bénéficiant des nouvelles puces pourraient arriver en 2007 sur le marché. Elles seront essentiellement destinées aux téléphones portables et autres périphériques mobiles légers.


Lire la biographie de l´auteur  Masquer la biographie de l´auteur