Les processeurs Power PC vers le 2 GHz !

Mobilité

IBM annonce de profonds changements pour le Power PC, tant du côté de la gravure que des entrée/sorties, des processus de fabrication et de mise à jour de l’architecture initiale, qui créent un front commun effaçant les différences avec Motorola. Histoire d’atteindre ensemble la fréquence de 2 GHz.

L’annonce d’une voie de développement inédite par IBM, même si elle donne l’impression d’arriver tard, est une excellente nouvelle. La stratégie de développement décrite et explicitée autour d’un diagramme, s’appuie sur des technologies et des méthodes qui permettent de gommer les différences entre les deux fournisseurs de processeurs d’Apple. L’alliance Motorola, IBM et Apple s’était distendue après le désaccord sur le développement d’un nouveau moteur de calcul, AltiVec. IBM dont l’activité est essentiellement tournée sur les opérations en réseau, n’avait aucun besoin des instructions de calcul intensif sur 128 bits que fournit AltiVec et qui sont plus utiles aux traitement graphiques. Pour Apple toutefois, dont certains des marchés reposent sur les traitements graphiques, le choix AltiVec était un choix essentiel.

Des projets qui mettent tout le monde d’accord

La stratégie dévoilée par IBM vient ressouder l’alliance des trois protagonistes, en remettant à plat la méthodologie d’implémentation de l’architecture PowerPC. L’ancienne architecture s’appuyait sur 3 niveaux d’architecture appelés “Book 1” à “Book 3” (livre 1 à livre 3) et qui définissaient divers jeux d’instructions. IBM et Motorola se sont mis d’accord sur une nouvelle approche appelée Book-E. Celle-ci leur permet de garder leurs spécificités, en combinant les 3 niveaux d’architectures précédents en une seule spécification entièrement nouvelle. Celle-ci définit les développements sur 64 bits et est compatible avec les développements précédents, que ceux-ci proviennent d’IBM ou de Motorola. La grande nouveauté consiste dans l’espace défini pour les processeurs auxiliaires et qui doit permettre le raccordement d’AltiVec, de développements imprévisibles à venir, ou d’autres types de développements.

Deuxième aspect de la nouvelle philosophie de développement proposée par IBM, l’utilisation d’un nouveau support d’entrée/sortie, permettant d’obtenir des pointes à 60 Go/s en mode 16 bits duplex. IBM n’annonce toutefois pour le moment que quelques Go par seconde. Intitulée RapidIO, l’idée latente est de contourner les goulets d’étranglement externes qui ralentissent le fonctionnement d’un processeur en fournissant un bus très rapide, une bande passante très importante et doit donc permettre de libérer les communications entre les différents composants d’un ordinateur. Alliée à l’intégration des fonctionnalités sur moins de processeurs, telle qu’a commencé à le faire Apple, cette technologie devrait permettre d’obtenir des performances surprenantes de puces dont la fréquence de travail n’est pas forcément très élevée. Il s’agit aussi d’un support très intéressant pour le multiprocessing. Motorola s’est joint en avril à l’association qui contribue au développement de RapidIO. Face à cela, le bus PCI qui ne dépasse pas quelques centaines de Mo/s devrait faire pâle figure. Mais il sera aussi utilisable par les clients d’IBM, tout comme Ethernet.

Vers une gravure en 0,10 micron…

Parallèlement, on note des technologies propres à IBM et qui ne diffuseront sans doute pas rapidement vers ses concurrents : on note ainsi à terme l’implémentation d’un moteur SIMD intégré. Il s’agit d’une méthode de traitement de données multiples par le biais d’une seule instruction qui permet sur les super-ordinateurs de réaliser des traitements en parallèle. Ce module pourrait ressembler à ce qu’a fait Motorola avec AltiVec ou Intel sur les Pentium III et 4 pour accélérer les applications 3D. Au niveau matériel, IBM annonce l’utilisation de technologies de fabrication permettant de passer à .13 et .1 micron (SOI – silicium sur isolant) en utilisant le processus “Low-K dielectric”, qui permet d’améliorer l’isolation des matériaux et réduisant leur capacitance. Sans parler de l’utilisation du cuivre dans ces puces. De quoi réduire la consommation électrique de manière drastique, tout en réduisant les coûts de production en même temps que la taille des processeurs PowerPC.

Le diagramme de développement marque fortement le parallélisme de développement avec les processeurs embarqués dans les assistants personnels, les téléviseurs, les téléphones portables ou les appareils destinés à être raccordés à l’Internet. Les nouvelles capacités de communication entre les familles 4xx (processeurs destinés à être embarqués) et la famille 7xx (processeurs d’ordinateurs de bureau) est sans doute également une des clés du succès de la stratégie de plate-forme numérique présentée par Steve Jobs lors de MacWorld San Francisco. Les pièces d’une stratégie commune Apple-IBM-Motorola semblent se rapprocher de nouveau peu à peu…

Pour en savoir plus :

Le magazine PowerPC Processor sur le site d’IBM (en anglais)


Lire la biographie de l´auteur  Masquer la biographie de l´auteur