Toshiba fait le vide autour de ses transistors

Mobilité

A l’occasion de l’IEDM, Toshiba vient de présenter une nouvelle technologie de gravure. Inspiré du SOI d’IBM, le SON exploite le vide pour accélérer les transferts de charges entre les transistors. La technologie doublerait les performances du SOI pour un coût de fabrication trois fois moins élevé. Il ne reste plus qu’à l’industrialiser.

Le SOI (silicon on insulator) n’est pas encore exploité qu’il serait déjà enterré ? C’est ce que sous-entend l’annonce faite à l’International Electron Devices Meeting (IEDM, du 2 au 5 décembre à Washington) par Toshiba à propos d’une nouvelle technologie de gravure intitulée SON pour silicon on nothing. Rappelons que le SOI, mis au point en 1998 par IBM et adopté par les principaux industriels du secteur, permet l’accélération du transfert des charges électriques des transistors en les isolant de leur base de silicium et offre des gains de performance reconnus.

Le SON consisterait à augmenter le vide qui se trouve entre la porte (gate) du transistor et sa base. Schématiquement, cela revient à remplacer la couche isolante du SOI par du vide. D’où le nom de “silicium sur rien”. Selon les ingénieurs de Toshiba, cet “ajout de vide” (!) permettrait de doubler les performances du SOI pour un coût de fabrication moins élevé de 75 % environ. Ils en ont fait la démonstration à l’IEDM avec un transistor gravé en 0,14 micron (140 nanomètres).

Processeurs, mémoires DRam, circuits logiques

Le SON s’appuie sur une technologie de fabrication présentée en 1999 par Toshiba et intitulée Empty Space in Silicon (ESS). A l’époque, les ingénieurs se demandaient s’ils parviendraient à appliquer l’ESS à la fabrication des transistors. Après deux ans d’efforts, ils semblent avoir réussi. La gravure sous SON pourra être exploitée pour la fabrication des processeurs mais aussi des mémoires DRam. Toshiba va entrer dans une série de tests. Prochaine étape, la fabrication d’un circuit logique sous SON. Celui-ci ne sera cependant pas exploité avant 2005 sur des puces gravées en 35 nm (0,035 micron). Ce qui laisse au SOI un sursis d’exploitation de quelques années.


Lire la biographie de l´auteur  Masquer la biographie de l´auteur