TSMC annonce une technique de gravure en 25 nm

Mobilité

Avant la fin de la décennie, le fondeur taiwanais TSMC sera en mesure de graver des transistors en 25 nanomètres, une taille cinq fois plus petite que celle des transistors actuels. Contrairement aux innovations d’autres fondeurs, le procédé présenté par TSMC peut se transposer aux chaînes de production lithographiques actuelles, évitant ainsi de coûteux investissements.

A l’occasion de l’International Electron Devices Meeting de San Francisco, le fondeur taiwanais TSMC a déclaré avoir mis au point un procédé de gravure des transistors en 25 nanomètres (25 nm). C’est certes beaucoup moins impressionnant que les 6 nm d’IBM (voir édition du 9 décembre 2002), mais beaucoup plus concret du point de vue de la production industrielle puisque la mise en chantier est prévue pour… 2009 ! Une date en parfaite harmonie avec le programme de développement de l’International Technology Roadmap for Semiconductors (ITRS. TSMC est notamment en contrat avec VIA Technologies et nVidia.

La technologie de gravure en 25 nm n’offre pas seulement une réduction plus que significative de la taille des transistors, actuellement gravés en 130 nm. TSMC assure que son procédé de gravure peut s’appliquer sur les chaînes de production actuelles, notamment sur les machines de lithographie exploitant la longueur d’onde 193 nm. Ce qui éviterait donc de coûteux investissements. Baptisé “Omega FinFLET” par le fondeur (une variation de l’approche “FinFET”), le procédé permet la gravure à 25 nm tout en offrant d’excellentes caractéristiques de conduction électrique.

Course à la miniaturisation

Avec cette annonce, TSMC s’assure de rester dans la course à la réduction des composants. Il se maintient notamment au coude à coude avec le leader Intel, qui doit lancer la gravure en 90 nm dès l’année prochaine avant de passer en 65 nm aux alentours de 2005 et en 30 nm avant 2010.


Lire la biographie de l´auteur  Masquer la biographie de l´auteur