Matrix dévoile une puce mémoire à 1 Gbit

Matrix Semiconductor, société basée à Santa Clara en Californie, lance une nouvelle génération de puces miniaturisées utilisant des procédés de conception innovants. Grâce aux technologies de graduation hybride et d’architecture segmentée, Matrix a réussi à doubler la capacité mémoire de ses puces pour une même quantité de silicium.

Cette puce est basée sur une architecture en trois dimensions qui consiste en une gravure horizontale et verticale, ainsi que quatre couches de transistors empilées et isolées les unes des autres par du polysilicium. D’autre part, Matrix Semiconductor utilise une technologie CMOS (Complementary Metal Oxide Semiconductor) à 180 nanomètres ayant fait ses preuves, ce qui lui permet de réduire ses coûts de fabrication et d’être compétitif en termes de prix avec ses concurrents comme Intel ou AMD.

Une mémoire non réinscriptible

Cependant cette nouvelle mémoire a ses limites : elle est en effet du type ROM (Read Only Memory) et n’autorise donc qu’une écriture contrairement aux mémoires Flash non volatiles. Matrix envisage d’appliquer également ses technologies aux mémoires 128, 256, et 512 Mbits. Des échantillons de ces nouveaux produits seront disponibles ce trimestre, tandis que la vente de plus gros volumes est prévue avant fin 2005.