Sony et Toshiba ensemble vers le 0,07 micron

Sony et Toshiba ont annoncé jeudi 17 mai leur intention d’investir conjointement dans la recherche et la mise au point de procédés industriels pour parvenir à une finesse de gravure des transistors de 0,1 et 0,07 micron pour la prochaine génération de systèmes LSI (Large Scale Integration). Cet accord prend effet à partir de ce mois de mai et jusqu’en mars 2004, fin de l’année fiscale 2003 pour les deux compagnies. Cette collaboration a pour but d’accélérer les procédés de miniaturisation afin de parvenir rapidement à la production de puces performantes et à faible consommation. Rappelons que la réduction de la taille des transistors permet d’en intégrer un plus grand nombre sur une même surface et donc d’augmenter la capacité de traitement, tout en limitant la consommation d’énergie et le dégagement de chaleur. Rappelons également qu’actuellement, les fondeurs abordent à peine la gravure en 0,13 micron (voir édition du 4 avril 2001).

Un budget de près d’un milliard de francs

Environ 130 ingénieurs des deux compagnies travailleront sur ce domaine avec un budget de 15 milliards de yens (920 millions de francs environ). Un chiffre qui semble modeste au regard des investissements d’Intel qui a récemment injecté 250 millions de dollars (près de 1,9 milliard de francs) dans un centre de recherche consacré aux galettes de silicium de 30 cm. Certes, les recherches ne portent certainement pas sur les mêmes technologies. Et les deux groupes nippons n’ont pas précisé à quels types de puces (microprocesseurs, processeurs graphiques, composants réseau…) sont destinées ces recherches. Toujours est-il que la course à la miniaturisation est lancée et que la loi de Moore n’a pas fini de faire courir (voir édition du 11 décembre 2000).