Processeur : deux architectures convergentes

Mobilité

Quatrième volet de notre histoire des processeurs : où les deux concepts, complexe et simplifié, se rejoignent. Les dernières années ont vu deux mouvements : l’adoption par les processeurs Cisc de jeux d’instructions réduits (sur le Pentium III par exemple) et l’intégration sur les processeurs Risc de fonctions et d’instructions qui font dire aux traditionalistes de l’électronique que le Risc originel n’est plus !

La particularité du Risc n’est plus ! En effet, si ce type de processeur était né d’une volonté d’économie de transistors, les années lui ont fait prendre de l’embonpoint : on lui a ajouté des registres, de la mémoire cache, des unités fonctionnelles pour calculs “superscalaires” (le Velocity Engine ou AltiVec cher à Apple), le calcul d’opérations en virgule flottante, la profondeur de calcul par cycle d’horloge ou la prévision des calculs à venir (voir notre dossier sur le G4).

Des processeurs Risc de plus en plus complexes

Si les deux premiers items font bien référence à la définition du processeur Risc initial, les autres s’en éloignent. En fait, les fonctions ajoutées répondent à de nouvelles avancées technologiques. Avec le temps, il a été possible d’ajouter des transistors dans le processeur, grâce à l’utilisation de niveaux de gravure de plus en plus fins. La question posée par les fondeurs de puces et leurs concepteurs n’a donc plus été : “Que faut-il enlever du processeur pour gagner en performance ?”, mais bien : “Que faut-il inclure pour augmenter les performances ?” Ce retournement de la problématique a donc changé la donne industrielle et, aujourd’hui, les processeurs Risc cherchent à améliorer leur rapport prix/performance, à garder la “consommation” de cycles par instruction la plus basse possible en ajoutant des fonctions auparavant dévolues au Cisc…

Les processeurs G3 et G4 n’ont plus rien à voir avec les canons du processeur Risc initial, si ce n’est qu’à vitesse similaire, le traitement des opérations reste plus rapide que sur les machines X86, qui elles-mêmes ont tellement évolué qu’aujourd’hui elles s’orientent vers plus d’émulation de l’architecture initiale. A tel point que l’on peut sans difficulté imaginer un portage de MacOS X vers les puces x86, au cas où Motorola continuerait son sur-place actuel (voir notre édition du 19 octobre 2000) ! D’autant plus, que le coeur de MacOS X est basé sur NextStep, un système dont une version fonctionnait sur x86.

L’émulation comme élément unificateur ?

Le passage à l’X86 ferait enrager plus d’un fan ! Mais pour de nombreuses raisons, il ne paraîtrait pas si déplacé que cela. D’autant plus que les dernières avancées techniques ne font plus tourner cette architecture sur un modèle Cisc, mais sur un modèle Risc ! La fabrication de processeurs en est arrivée à une ère de syncrétisme, où le silicium n’est plus vénéré pour les mêmes raisons. Avec le Crusoe de Transmeta, l’architecture ISA change de modèle de fonctionnement. C’est ce que nous détaillerons demain.

Pour en savoir plus :

Un article d’Ars Technica sur les différences Risc/Cisc (en anglais)


Lire la biographie de l´auteur  Masquer la biographie de l´auteur